Daten nicht in Cach. In einem Cycle: Läd vom Hauptspeicher in den Cach Läd vom Hauptspeicher in die CPU Zugriffszeit: tmiss=c+m